NV诔罨租磊IC提供中断控制器，用于总体管理异常，称之为“内嵌向量中断控制器:Nested Vectored Interrupt Co荏鱿胫协ntroller (NVIC)”。NVIC和处理器内核紧密相连。
Cortex ‐ M3在内核水平上搭载了一颗中断控制器——嵌套向量中断控制器NVIC(Nested Vectored
Interrupt Controller)。它与内核有很深的“私交”——与内核是紧耦合的。
特征：
NVIC 依照优先级处理所有支持的异常，所有异常在“处理器模式”处理。NVIC 结构支持32(IRQ[31:0]) 个离散中断，每个中断可以支持 4 级离散中断优先级。所有的中断和大多数系统异常可以配置为不同优先级。
当中断发生时，NVIC 将比较新中断与当前中断的优先级，如果新中断优先级高，则立即处理新中断。当接受任何中断时，ISR的开始地址可从内存的向量表中取得。
不需要确定哪个中断被响应，也不要软件分配相关中断服务程序（ISR）的开始地址。当获取中断入口地址时，NVIC 将自动保存处理状态到栈中，包括以下寄存器“PC, PSR, LR, R0~R3, R12” 的值。
